基于国微DSP的大数量排序算法设计与实现

王文青 ( 深圳市国微电子有限公司 )

张 超 ( 深圳市国微电子有限公司 )

张 涛 ( 深圳市国微电子有限公司 )

https://doi.org/10.37155/2717-5170-0608-76

Abstract

排序算法是工程和算法研究中的基础问题,大数量的排序算法运算量大、耗时长。通用DSP(数字信号 处理)芯片虽然具备非常快速的数据处理能力,但是受限于DSP系统结构、与算法的适配等原因,算力无法完全用于 大数量排序。国微DSP是一款完全自主知识产权的异构多核高性能芯片,本文结合国微DSP中异构多核的架构特征, 充分发挥DSP核和CPU核的协同优势。通过实测,相较于应用广泛的高性能DSP芯片TMS320C6678,基于国微DSP设 计与实现的大数量排序算法,具备更优良的效率,提升两倍以上。

Keywords

DSP;高性能;异构多核;大数量排序

Full Text

PDF

References

[1]侯叶.基于图论的图像分割技术研究[D].西安电子
科技大学,2011.
[2]马晓东,李冰琪,魏鹏,等.DSP技术发展与应用研
究综述[J].电子世界,2018,(24):46-47.DOI:10.19353/j.cnki.
dzsj.2018.24.021.
[3]算法导论[M].(美)科曼(Cormen,T.H.)等,著.机械工
业出版社.2006
[4]吴光生,范德斌.排序算法研究[J].软件导刊,2007,
(07):97-98.
[5]朱怀宇,冯雪,姜群兴.一种基于FPGA、DSP和ARM
的异构运算构架及实现方案[J].工业控制计算机,2019,32
(11):20-21.
[6]杜双敏.堆排序的构造方法探究[J].电脑知识与技
术,2020,16(27):67-69.DOI:10.14004/j.cnki.ckt.2020.2876.

Copyright © 2024 王文青,张 超,张 涛 Creative Commons License Publishing time:2024-08-31
This work is licensed under a Creative Commons Attribution 4.0 International License