

# 超导量子计算芯片用低温封装结构研究

秦智晗<sup>1,2</sup> 芮金城<sup>1,2</sup> 汪冰<sup>1,2</sup>

1. 中国电子科技集团公司第四十三研究所 微系统安徽省重点实验室 安徽 合肥 230088

2. 中国电子科技集团公司第四十三研究所 安徽 合肥 230088

**摘要:** 超导量子计算芯片是超导量子计算机的关键部件, 为了实现其核心的量子纠错算法, 达到稳定工作的状态, 需要芯片上的物理量子比特的退相干时间足够长, 也需要容纳足够多的比特数量。超导量子芯片比特数量的提升导致量子芯片尺寸、架构、引出方式等发生较大变化, 对其封装设计带来挑战。为了解决上述问题, 针对20比特以上的超导量子计算芯片应用需求, 本文通过分析封装设计应用需求、传输端口及互连设计、三维结构设计、工艺设计等步骤, 设计了一种超导量子计算芯片用低温封装结构, 通过微波仿真等手段, 确保其能够满足量子芯片引出端数量、驻波、隔离度等技术要求, 并通过低温试验对其性能进行了验证。

**关键词:** 超导量子比特; 低温封装; 封装结构; 量子信息

**中图分类号:** TN403 **文献标识码:** A

超导量子计算是目前最有希望实现量子计算机的方案之一, 也是研究物理前沿问题的有力工具。超导量子计算以超导量子比特为核心物理器件, 为了实现量子纠错算法, 需要将足够多个量子比特耦合在一起, 然而每个量子比特都需要配备有相应的读取和操控硬件, 给其封装设计带来了挑战<sup>[1-3]</sup>; 另外, 由于量子态是“脆弱的”, 对于量子芯片来说, 其工作环境至关重要, 如果环境过于嘈杂, 则量子态极易被破坏, 保存其中的信息随即丢失, 量子芯片就失去了作用。因此, 提出合理的集成化封装方案, 对量子计算芯片研究的发展至关重要<sup>[4-7]</sup>。针对以上问题, 本文设计了一种超导量子计算芯片用低温封装结构, 并采用仿真及试验方式进行了验证。该封装结构的I/O端口数达到了76个, 可以满足至少20比特量子计算芯片的工作需求, 且采用了集成化无磁高频组件与转接板设计, 相比目前量子芯片测试常用的封装结构, 体积更小, 端口数更多, 集成度更高。

## 1 封装设计

### 1.1 封装设计需求

超导量子计算芯片需要工作在超低温环境, 一般需要安装在稀释制冷机内部的冷盘上, 芯片输入输出端口需要与制冷机内的高频连接器互连, 通过同轴电缆实现对量子比特的控制及读取, 因此, 量子芯片封装需要包含转接板、高频连接组件及载板等, 封装各部件同样需要耐受超低温。

### 1.2 传输端口及互连设计

据超导量子计算芯片工作原理, 由于通常一个量子

比特需要一根控制线和一根磁场线, 用公共传输线取出信息, 所以对含n个量子比特的样品来说, 至少需要 $2n+2$ 个端口<sup>[8]</sup>。例如, 对于20比特量子计算芯片, 需要至少需要42个传输接口, 考虑可复用性以及冗余设计, 需要设计更多传输端口以满足测试需求。根据实际封装尺寸要求及测试需求, 设计带有76个端口的量子芯片封装, 以满足至少20比特量子计算芯片的工作需求。为了提高量子计算芯片工作的可靠性, 设计相邻传输信号线的隔离度大于20dB, 端口驻波小于2。

量子芯片主要采用蓝宝石作衬底, 采用蒸发铝薄膜的方式, 在表面制作线路图形及输入输出端口, 整体尺寸较小<sup>[9-10]</sup>。因此, 选择细铝丝键合互连方式, 将芯片表面输入输出端口焊盘与转接板对应端口焊盘相连接。相邻信号端口间, 设置接地焊盘, 减少通道间信号串扰, 提高隔离度。

常规量子芯片封装引出接口通常选用独立的SMA连接器, 如图1所示为, 该类连接器外形尺寸较大, 一般需要采用螺钉紧固, 无法实现高密度互连<sup>[11-12]</sup>。



图1 某芯片测试封装结构

本文选用SSMP小型射频连接器,单芯尺寸比常规SMA连接组件更小,并通过集成化设计,以19芯SSMP连接器为一组,形成19芯集成高频连接组件,采用导向销设计,方便插拔对位。整体结构材料及组装工艺材料尽可能不使用磁性材料,以减少对芯片的影响。因此,结构件均采用无磁铜、铝材料,表面无镀镍层。

连接组件结构如图2所示。集成高频连接组件的引针通过回流焊工艺与转接板焊接,通过螺钉与底板固定安装。




图2 高频连接组件模型

### 1.3 转接板设计

芯片与高频连接组件之间需要通过转接板传输信号,芯片高频工作频段为4-8GHz,要求阻抗匹配 $50\Omega$ 。量子芯片工作信号一般包含高频信号和直流控制信号,但考虑端口通用性,将76路传输线路均按照4-8GHz高频传输线路要求设计。

根据端口数量、高频性能、低温性能等设计要求,转接板选择罗杰斯高频板材制作,其介电常数与芯片蓝宝石衬底接近,匹配性更好,且低温下性能变化较小。量子芯片封装转接板传输线路采用“地-信号-地”带状线结构,其制造叠层如下图3所示。




图3 转接板叠层结构




图4 转接板模型

转接板中间区域如图4开阶梯孔,露出中间信号层焊盘,与量子计算芯片铝丝键合互连。连接器引针与转接板焊接区背面采用盲槽设计,改善高频性能。经加工验证,在中间层多加一层金属接地层,采用四层布线,更有利于提高产品加工合格率。

### 1.4 结构件设计

由于芯片所处环境本身存在磁场,在降温过程中至使芯片超导的过程中会有少量磁通被俘获,受磁通噪声的干扰,芯片工作性能会收到影响,需要制作磁屏蔽盖帽来保护芯片,来降低磁通噪声<sup>[13-14]</sup>。稀释制冷机内部空间相对狭小,根据实际尺寸限制,设计整体封装结构件,需要在封装底板设计安装槽,将量子计算芯片封装通过铜螺钉固定在稀释制冷机冷盘上,使封装样品与稀释制冷机低温冷盘保持良好的热接触,有利于冷却芯片。

## 2 封装性能仿真

### 2.1 驻波仿真

驻波指标直接影响了芯片的工作状态,理论上驻波越小,芯片的高频性能越优。针对此量子计算芯片封装,建立了如下图5仿真模型,采用HFSS软件对其进行了仿真,对应叠层的驻波仿真结果如图6所示,在4-8GHz的工作频率范围内,最高驻波为1.33,满足使用要求。




图5 封装驻波仿真模型




图6 封装驻波仿真结果

### 2.2 隔离度仿真

隔离度指标反映的是各个信号走线之间的串扰程

度，隔离度越大代表串扰越小，器件高频性能越好。由于整个封装电路中，芯片键合口的位置两信号线离得最近，且为微带线形式，电磁场辐射在空气中，因此该区域隔离度指标最差，若该区域的隔离度指标满足要求，则整个封装电路的隔离度指标就满足要求。

建立了如图7所示的芯片键合口隔离度仿真模型，仿真结果如图所示。从图8中可以看出，隔离度指标在-30dB以下，满足要求。




图7 封装隔离度仿真模型




图8 封装隔离度仿真结果

### 2.3 盖帽腔体本征模仿真

量子芯片表面焊盘及键合引线需要用金属盖帽保护，但金属内腔会形成高次模，若高次模落在工作频段内，将会形成谐振信号干扰主信号<sup>[15]</sup>，因此需要对盖帽内腔的形状进行本征模仿真，优化腔体设计，将谐振频率提高至工作频段以上。根据要求建立仿真模型如图9，进行仿真。




图9 盖帽腔体本征模仿真模型

最终得到的仿真结果如表1所示，可知谐振频率为9.813GHz，在芯片的微波信号频段为4-8GHz工作频段以上，满足要求。

表1 盖帽腔体本征模仿真结果

本征模	频率 (GHz)
Mode1	9.813
Mode2	15.524
Mode3	15.534

### 3 样品加工

综合以上各部件的设计仿真结果，确认整体封装结构如图10所示，由5个部件组成，分别为芯片、转接板、底板、连接组件、金属盖帽。各零部件加工后，通过回流焊接、引线键合及螺钉紧固等方式组装成量子芯片封装实物样品，如图11所示。




图10 量子芯片封装设计模型

(1-芯片, 2-转接板, 3-底板, 4-连接组件, 5-盖帽)



图11 量子芯片封装样品

### 4 样品低温测试

测试设备：Bluefors LD400型稀释制冷机；Ceyear矢量网络分析仪。

测试条件：测试封装样品温度8mK，真空度 $6 \times 10^{-6}$  mbar。




图12 测试封装样品

图13为用矢量网络分析仪测得的该测试封装样品在低温下不同端口之间S21参数的幅度，测量频率范围为4到8GHz。




图13 串扰测试结果

图中红线为基准线S21，绿线及蓝线为近邻端口S21。近邻端口串扰用绿线或蓝线减去红线，可以得到在6GHz处近邻端口串扰约-25dB。其他颜色曲线为间隔多个端口的S21，减去红色基准线可以得到6GHz处非近邻端口串扰小于-40dB。

根据测试结果，得到该量子封装样品盒近邻端口实测串扰约为-25dBm，能满足量子计算芯片操控需求。在低温试验过程中，封装未发生结构损伤，升温后未发现键合铝丝脱落、接头焊点松动等现象，封装样品盒满足量子计算芯片工作低温、真空环境要求。

## 5 结论

本文针对多比特超导量子计算芯片设计了一种低温封装，可以提供76个测试端口，满足至少20比特芯片的操控需求，通过封装结构设计及高频仿真方法，使其达到驻波及隔离度等微波性能要求，并进行了样品低温测试，验证了其低温下的工作性能。

## 参考文献：

[1] 刘强. 超导量子器件的制备与可扩展封装方案的研

究 [D]. 南京: 南京大学, 2017.

[2] 余玄, 陆新, 奚军, 等. 基于约瑟夫森结的超导量子芯片进展概述 [J]. 计算机工程, 2018.

[3] 陈劲丹. 超导约瑟夫森量子比特中的相干量子调控 [D]. 南京: 南京大学, 2011.

[4] 熊康林, 冯加贵, 郑亚锐, 等. 超导量子电路材料 [J]. 科学通报, 2022, 67(2): 20.

[5] J. Kelly, R. Barends, A. G. Fowler, et al., State preservation by repetitive error detection in a superconducting quantum circuit [J]. Nature, 2015, 519: 66-69.

[6] SAVAGE N. Quantum computers compete for "supremacy" [J]. Scientific American, 2018, 27: 108-11.

[7] 郭光灿, 陈以鹏, 王琴. 量子计算机研究进展 [J]. 南京邮电大学学报(自然科学版), 2020, 40(5): 8.

[8] 杨真. 超导量子比特器件制备与测控 [D]. 南京: 南京大学, 2019.

[9] 张珂. 超导量子器件制备及工艺研究 [D]. 南京: 南京大学, 2017.

[10] 金贻荣. 超导与量子计算 [J]. 自然杂志, 2020, 42(4):10.

[11] 李贺康. 超导量子计算相关器件的制备工艺研究 [D]. 北京: 中国科学院大学, 2019.

[12] 张媛, 周强, 张扬. 量子计算机进入2.0时代 [J]. 科学中国人, 2021(33):2.

[13] 吴桐. 基于约瑟夫森结的超导量子器件制备 [D]. 黑龙江: 哈尔滨工业大学, 2019.

[14] 孔伟成. 基于transmon qubit的量子芯片工作环境的研究与优化 [D]. 合肥: 中国科学技术大学, 2018.

[15] J. Wenner, M. R. Neeley, et al., Wirebond crosstalk and cavity modes in large chip mounts for superconducting qubits [J]. Supercond. Sci. Technol. 2011, 24: 065001.