面向异构计算的多核芯片架构设计与实现
吴 璐 （ 杭州鸿途科技有限公司 ）
https://doi.org/10.37155/2717-5197-0711-73Abstract
针对异构多核芯片架构中存在的算力需求与能效瓶颈矛盾，文章提出创新性设计方法体系。通过建立计 算单元配比优化模型与多层次互连QoS机制，解决任务映射与带宽平衡难题；创新可重构单元动态配置策略和统一存 储协议，实现混合精度运算的硬件支持；结合3D封装与热密度感知布局技术，突破物理实现瓶颈。实验验证表明，该 架构在能效比指标上较传统方案具有显著提升，其动态功耗管理机制可使能效优化达到亚毫秒级响应。研究成果为高 密度算力芯片提供了可扩展的设计范式，指明了工艺演进下的架构优化路径。
Keywords
异构计算；能效优化；可重构架构；存储一致性；3D集成Full Text
PDFReferences
[1]辛明勇,徐长宝,祝健杨,等.基于改进DE算法的电力
多核异构芯片能耗优化技术[J].自动化技术与应用,2024,
43(09):85-88.
[2]郭锦程.S-NUCA架构暗硅多核芯片的实时性能优
化技术研究[D].电子科技大学,2024.
[3]孙大成.异构多核DSP芯片的可测性设计[J].中国集
成电路,2023,32(08):76-80.
[4]姚宇.异构多核片上系统编译关键技术研究[D].合
肥工业大学,2022.
[5]颜军,唐芳福,张志国,等.异构多核人工智能SoC芯片
的低功耗设计[J].航天控制,2020,38(02):62-68.
多核异构芯片能耗优化技术[J].自动化技术与应用,2024,
43(09):85-88.
[2]郭锦程.S-NUCA架构暗硅多核芯片的实时性能优
化技术研究[D].电子科技大学,2024.
[3]孙大成.异构多核DSP芯片的可测性设计[J].中国集
成电路,2023,32(08):76-80.
[4]姚宇.异构多核片上系统编译关键技术研究[D].合
肥工业大学,2022.
[5]颜军,唐芳福,张志国,等.异构多核人工智能SoC芯片
的低功耗设计[J].航天控制,2020,38(02):62-68.
Copyright © 2025 吴 璐
Publishing time:2025-06-01
This work is licensed under a Creative Commons Attribution 4.0 International License
Email
Location